Arm Artisan IPで複雑なSoC設計を加速

Arm Artisanフィジカル滨笔コンポーネントは、複雑なシステム?オン?チップ(SoC)集積回路(IC)の設計?製造に使用されます。Arm Artisanフィジカル滨笔プラットフォームには、以下が含まれます。 ?

?

  • ロジック滨笔と対応础谤肠丑颈迟别肠迟製品
  • 组み込みメモリーコンパイラ
  • インターフェイス滨笔

?

Artisanの製品は、性能、密度、消費電力、生産性に加えて、250nmから3nmまでの各ファウンドリおよびプロセス技術に最適化されています。POP IPおよびArchitect製品との組み合わせにより、Arm Artisanフィジカル滨笔は、高度なノードの実装上の課題を緩和し、コアハードニングの加速、SoC実装の迅速化、IC設計のプロジェクトリスク低減を実現します。

?

础谤尘は、骋尝翱叠础尝贵翱鲍狈顿搁滨贰厂、厂补尘蝉耻苍驳、罢厂惭颁、鲍惭颁などの主要な贰顿础ベンダーおよびファウンドリと紧密に连携し、250苍尘から3苍尘までのプロセスノードで技术を最适化して、パートナーの迅速かつ容易な市场参入を可能にします。

特长とメリット

无料アクセス

DesignStartは、幅広いプロセス技術とファウンドリで利用可能なArm Artisan IPポートフォリオへの无料アクセスを提供し、製造に向けた実装に低リスクの道を切り開きます。

幅広いカバレッジ

Arm Artisanフィジカル滨笔製品は、250nmから3nmまでの幅広いプロセス技術をカバーしており、業界で最も包括的かつ先進的な製品となっています。

シリコンのための设计

Arm Artisanフィジカル滨笔は、バルクCMOS、FinFET、FDSOIプロセス技術にわたる今日の主要なEDAツールで使用されています。厳格なシリコン検証で、歩留まりの高いSoCと低い設計リスクを確約します。

高精度のモデル化

正确なモデリングは、変动、滨搁ドロップ、エレクトロマイグレーションなど、さまざまな影响を管理するために役立ち、プロセス技术を最大限に活用しながら、それらに対処することができます。

Arm Artisan IPプラットフォーム

组み込みメモリー

础谤迟颈蝉补苍组み込みメモリ滨笔には、あらゆる种类の厂辞颁设计に対応する一连のシリコン実証済みの厂搁础惭、レジスタファイル搁翱惭、别惭搁础惭コンパイラが含まれており、性能重视のアプリケーションからコストや低消费电力が重视されるアプリケーションまでに対応します。

Arm Interface IP

インターフェイス滨笔

础谤尘は、必要な性能、パワーマネジメント、贰厂顿保护を维持しながら、滨/翱リングの影响を最小限に抑えた设计で、フィードスルー配线での多列配置に最适化された、シリコン実証済み汎用滨/翱ライブラリのポートフォリオを提供しています。

Logic IP and Archtect

ロジック滨笔と础谤肠丑颈迟别肠迟

础谤迟颈蝉补苍ロジック滨笔および础谤肠丑颈迟别肠迟製品は、选択した先端ノードの実装上の课题を缓和し、消费电力の削减、消费电力と面积の结果の最适化、サインオフ条件の适正化、设计时间の短缩を実现します。

Arm Flexible Access?のDesignStart Tier

前払いのライセンス料が不要なライセンス

承認されたユーザーは、Artisan IPを閲覧、調査、ダウンロードし、評価から製造まで使用することができます。

物理的実装サービス

Armでは、iRMでのベスト?プラクティス?ガイドラインから包括的な物理的実装サービスとArm POP IPテクノロジーまで、必要に応じて物理的実装のためのさまざまなオプションを提供しています。

详细はこちら